HardWareDesign01

周次	模块	本周学习内容	关键知识点	预期输出	学习资源
第1周	电容、电感基础	❶ 电容基本特性（种类/ESR/频率特性）❷ 电容常见应用解析（旁路/去耦/滤波/储能）❸ 电感基本特性（饱和/DCR/自谐振）❹ 电感常见应用解析（储能/滤波/EMI抑制）❺ 电容电感使用注意事项	① 电容、电感的工作原理 ② 常见计算公式（容抗Xc=1/2πfC、感抗XL=2πfL）③ 常见分析方法（阻抗-频率曲线）④ 常见电容电感应用解析 ⑤ 使用注意事项（降额/温度/频率）	电容电感特性对比表 + LTspice RC/RL电路仿真	📺 B站·蓝指针科普：用水管讲透电容电阻电感 · 📖 知乎·电容——简单但不一般（深度长文） · 📖 杨建国《新概念模拟电路·第1册·晶体管》ADI官网免费下载 · 🔧 LTspice下载

基于第一周的学习要求，我进行笔记。

1.电容的种类分为三种，分别是固态电容、MLCC和电解电容。MLCC大部分情况下都是够用的。电容选择链接

2.电容ESR是等效电阻，由电容的寄生电感决定（存疑）。一般情况下ESR越小越好。

ESR：等效串联电阻
ESR（Equivalent Series Resistance，等效串联电阻）就是一个理想电容内部"藏"着的一小段电阻。
刚才我们说"理想电容不发热、不消耗有功功率"，但现实中的电容多少都会发热。这是因为真实电容的内部存在一些不可避免的损耗来源，工程上把这些损耗等效为一个串联在理想电容上的小电阻，这就是 ESR。
ESR 从哪来？
一颗真实的电容器，拆开来看有很多物理结构，每个部分都会贡献一点点电阻：
引脚和引线——金属导线本身有电阻，虽然很小，但存在。
极板（电极/箔片）——铝电解电容的铝箔、陶瓷电容的金属电极层，它们的导电性不是无限好的，电流沿着极板表面流动时会有损耗。
电解质——铝电解电容内部有液态或固态电解质，它充当"连接"阳极氧化层和阴极箔的导体，但它的导电率远不如金属，这通常是电解电容 ESR 的最大来源。
介质损耗——电容的绝缘介质（陶瓷、薄膜、氧化层等）在交变电场下，内部分子反复极化会产生微小的热量，就像你反复弯折一根铁丝它会发热一样。
把这些损耗全部加在一起，等效成一个电阻值，就是 ESR。
为什么 ESR 能判断电容质量？
回到我们上一个问题的核心：电容的优势就在于它不消耗有功功率。而 ESR 恰恰代表了电容"偏离理想"的程度——ESR 越大，电容就越像一个电阻，越会发热、越会浪费能量。
具体来说有几个原因：
第一，ESR 大意味着发热大。 电容上的热量 P = I² × ESR。ESR 越大，同样的电流流过，发热就越严重。而发热会进一步加速电解液蒸发（对电解电容而言），导致电容加速老化，形成恶性循环。你可能见过旧电路板上电容"鼓包"甚至漏液，很多时候就是 ESR 升高→发热加剧→电解液蒸发→ESR 进一步升高，最终失效。
第二，ESR 会随老化升高。 一颗新电容的 ESR 可能很低，但随着使用时间增长、电解液逐渐蒸发或变质，ESR 会不断升高。所以测量 ESR 可以判断一颗电容是不是"老了"——如果 ESR 远超出标称值，说明这颗电容快要寿终正寝了，即使它的容量可能看起来还没变太多。
第三，ESR 影响电路性能。 在开关电源、数字电路的去耦（旁路）等应用中，电容需要快速充放电来平滑电压波动。如果 ESR 高，每次快速充放电时 ESR 上就会产生一个压降（V = I × ESR），导致输出电压出现纹波和毛刺，电路性能下降。
一句话总结
ESR 衡量的是一颗电容"有多不像理想电容"。ESR 越低，电容越接近理想状态——损耗小、发热少、性能好、寿命长。所以它自然就成了判断电容质量的关键指标。

3.每个容值都有相对应的阻抗-频率曲线。一般来说，大的电容在低频段的滤波效果比小电容更好。更常见的做法是大小并联，小的靠近芯片滤高频尖峰，大的放外面滤低频。即使有并联谐振也会比单个的效果好很多。

3.电容原理

两个电极板之间放一个箔片

储能——电压、电流随时间变化的图像可知其效果。电压不突变，电流可突变，从正负电荷的流动开始讲的话更清晰。

4.电容常见作用

1）降压：与电阻串联，可以降压；相比于电阻减压，还使用无功功率而非有功功率，避免散热

2）旁路/退耦/去耦：退耦0.1微法详解

旁路（Bypass）——关注的是噪声的去向

“旁路”的意思是给高频噪声提供一条”近路”，让它直接通过电容流到地，而不是跑进芯片里去捣乱。想象电源线上混着干净的直流和脏的高频噪声，旁路电容就像一个分流器：直流过不去（电容隔直），高频噪声一看电容这条路阻抗很低，就直接”抄近道”到地了，不会进入芯片。

重点是：把不想要的信号引走。

去耦/退耦（Decoupling）——关注的是能量的供给

“去耦”的意思是让芯片在瞬间需要大电流时，不用等远处的电源慢慢送过来，而是直接从旁边的电容”就近取电”。数字芯片在每个时钟沿切换时会产生瞬间的大电流需求，如果完全依赖远处的电源供电，长长的走线上有电感，电流来不及跟上，电源电压就会瞬间跌落。去耦电容就像一个”本地小水库”，提前蓄好电荷，芯片需要时立刻供给。

重点是：在本地提供瞬态能量，让芯片的电源和主电源之间”解耦”，互不干扰。

一般来说这个值是0.1，是成本和实际效果的综合考量。IC 电源引脚的阻抗 大于 旁路电容的阻抗（在高频段）。所以高频噪声”更愿意”走电容这条低阻抗的路到地，IC 就被保护了。

实际上，当pcb走线过长导致导线的esr过高等类似的情况发生时，旁路电容不可或缺。

3）滤波

高通/低通滤波器

Π型、T型滤波器

设计一个滤波器设计一个滤波器

后面两个部分可以放到最后

5.电感

电感原理：电生磁，磁生电（（变化）电场产生磁场，变化磁场产电流），反电动势由于楞次定律总是比不过正电动势，因此电流一开始为0，随后缓慢增加。电压骤变后缓慢下降。电流超前电压90度。https://www.bilibili.com/video/BV1BZFfzmEaL/?spm_id_from=333.1387.homepage.video_card.click&vd_source=86c6b09721e0893e43fc3b93d929a6c9

衡量标准：品质因数/dcr

6.电感作用

1）储能

buck/boost电路

https://www.bilibili.com/video/BV1BZFfzmEaL/?spm_id_from=333.1387.homepage.video_card.click&vd_source=86c6b09721e0893e43fc3b93d929a6c9

2）滤波

电感通直流阻交流的特性使它天然适合做滤波。在电源线上串联一个电感，直流电能顺利通过，而交流噪声会被电感的感抗阻挡。通常电感和电容配合使用构成LC滤波器，效果远好于单独用电容——电感阻止噪声电流流过，电容把残余的噪声旁路到地，形成双重过滤。

3）EMI抑制

磁珠本质上是一个特殊的电感，但它和普通电感的关键区别在于：磁珠的铁氧体材料在高频下会把电磁能量转化为热量耗散掉，而不是像电感那样把能量储存后再释放。普通电感对高频噪声是”挡回去”（反射），磁珠是”吃掉”（吸收）。这使得磁珠特别适合用在信号线上抑制EMI——比如数字地和模拟地之间串一颗磁珠，把数字电路产生的高频干扰吸收掉，防止它影响模拟电路。

7.使用注意事项

降额使用

这是工程设计中最基本的原则。电容标称耐压50V，不意味着你可以让它长期工作在50V。通常的降额规则是：

电容电压降额：实际工作电压一般不超过标称耐压的60%~80%。比如需要在12V电路中使用，应该选16V或25V耐压的电容。陶瓷电容（MLCC）尤其要注意——某些材质（如X5R、Y5V）在接近额定电压时，实际容值会大幅下降，有时甚至掉到标称值的一半以下。这不是坏了，是材料特性决定的。

电感电流降额：电感标称额定电流1A，实际工作电流建议不超过70%~~80%，即0.7~~0.8A。超过额定电流，电感铁芯会饱和——一旦饱和，感量急剧下降，电感就不像电感了，失去储能和滤波能力，电路可能直接失效。

温度影响

电容： 不同介质的电容受温度影响差异巨大。C0G/NP0陶瓷电容几乎不受温度影响，非常稳定；X7R在-55℃到+125℃范围内容值变化约±15%；Y5V最差，容值随温度变化可达+22%/-82%，在极端温度下几乎没什么容量了。铝电解电容在低温下ESR会急剧升高，在高温下寿命会大幅缩短（经验法则：温度每升高10℃，寿命减半）。

频率影响

这其实就是阻抗-频率曲线告诉我们的事情，实际选型时要特别注意：

电容： 每种电容都有一个最佳工作频率范围。铝电解电容只适合低频（几kHz以下的纹波滤波）；陶瓷电容适合中高频（几百kHz到几百MHz）；薄膜电容介于两者之间。在自谐振频率以上，电容变成电感，不但不能滤波，反而可能引入问题。所以高频电路中往往要并联多颗不同容值的电容来覆盖宽频段。

电感： 同理，电感在自谐振频率以上会变成电容。磁珠也是如此——视频中数据手册的曲线就显示了磁珠在极高频率下阻抗反而下降。所以选择磁珠或电感时，要确保你要抑制的噪声频率落在它的有效工作范围内。

其他实用注意事项

电容的极性： 电解电容和钽电容有极性，接反可能爆炸。陶瓷电容无极性。

电感的布局： 电感会向周围辐射磁场，PCB布局时要让电感远离敏感的模拟电路和信号线，或者使用屏蔽型电感（一体成型电感辐射就比开放式电感小得多）。

电容的纹波电流： 铝电解电容有最大纹波电流限制，超过会导致内部过热加速老化。选型时除了看容值和耐压，还要核算纹波电流是否在允许范围内。

这些要点合在一起，基本上就是工程师在实际选型和设计时需要反复权衡的核心因素了。如果有哪个部分想更深入了解，可以继续聊。

8.范式

TLV75733 电路在输入端和输出端各多加了一颗 100nF，这不是因为芯片本身需要，而是因为整个系统需要。

输入端多加 100nF 的原因： LDO 的上游通常是 DC-DC 开关电源或其他有噪声的电源。1µF 电容负责应对低频纹波和瞬态电流需求，但开关电源产生的高频尖刺（几十 MHz 级别）对于 1µF 电容来说，可能已经超过了它的自谐振频率，滤不干净。100nF 的自谐振频率更高，专门负责把这些高频毛刺旁路掉。这就是我们之前讨论的”大小电容并联覆盖宽频段”的实际应用。

输出端多加 100nF 的原因： 如果 LDO 下游接的是数字芯片（比如 MCU），芯片在每个时钟沿切换时会产生瞬间的高频电流需求。1µF 电容响应速度不够快（ESL 较大），而 100nF 陶瓷电容能更快地响应这种高频瞬态电流，帮助维持输出电压的稳定。

什么时候只用数据手册的最小配置

如果你的电路环境比较”干净”——比如 LDO 的上游是电池直供（没有开关噪声），下游负载电流变化缓慢平稳（比如驱动一个 LED 或模拟传感器），那数据手册的最小配置就够了。额外的 100nF 并不会带来明显的改善，反而增加了成本和 PCB 面积。

什么时候需要额外加电容

当你的系统存在以下情况时，就应该考虑在数据手册基础上增加电容：上游有开关电源或其他高频噪声源；下游接数字电路或高速切换负载；PCB 走线较长，导致寄生电感较大；对输出纹波有严格要求（比如给 ADC 或射频电路供电时）。

有没有通用的设计范式

实际工程中，大多数工程师会遵循一个保守但实用的范式：

输入端放一颗大电容（数据手册要求的，通常 1µF～10µF）加一颗小电容（100nF），大电容提供电荷储备和低频滤波，小电容负责高频旁路。

输出端同样放一颗大电容（数据手册要求的）加一颗小电容（100nF），大电容保证环路稳定性和瞬态响应，小电容处理高频噪声。

靠近芯片引脚是关键原则——尤其是小电容，必须尽可能靠近芯片的电源引脚放置，走线越短越好，否则走线的寄生电感会抵消小电容的高频优势。

数据手册是底线，不是最优解。 先满足数据手册的最低要求，然后根据系统环境判断是否需要额外的电容。大多数情况下，多加一颗 100nF 的成本几乎可以忽略（几分钱），但带来的保险作用很值得，所以很多工程师会把”大电容+100nF”当作默认配置，不管是否严格需要。

9.补充：纹波

这个问题需要从 DC-DC 开关电源的工作过程来理解，不能光套公式。

先理解纹波是怎么产生的

DC-DC 开关电源（以 Buck 降压为例）的工作方式是：开关管以很高的频率反复导通和关断，电感在导通时储能、关断时释能，输出端的电容负责把这种”脉冲式”的能量平滑成稳定的直流电压。

但”平滑”永远不可能做到完美。每个开关周期中，电感向输出端灌入的电流是波动的——开关导通时电感电流上升，关断时电感电流下降，形成一个三角波状的纹波电流 ΔI_L。这个纹波电流会流过输出电容，导致电容两端的电压产生波动，这个波动就是输出纹波。

电容越大纹波越小的物理本质

输出电容做的事情本质上和我们之前讲的”水池”比喻完全一样，只是这次更具体。

每个开关周期中，电感的纹波电流有一段时间是在给电容充电（电流大于负载平均电流的那段），有一段时间是在从电容取电（电流小于负载平均电流的那段）。在充电的那半个周期里，会有一定量的电荷 ΔQ 被灌入电容。

电容上的电压变化量就是纹波的幅度：

ΔV = ΔQ / C

这就是关键公式。ΔQ 是由电感纹波电流和开关频率决定的，和输出电容无关。所以在同样的 ΔQ 条件下，C 越大，ΔV 就越小，纹波就越小。

用直觉理解：同样一杯水（ΔQ）倒进小水池（小电容），水面升高很多（纹波大）；倒进大水池（大电容），水面几乎不变（纹波小）。

但实际情况比这复杂一层

真实的纹波不只是来自 ΔQ/C。实际输出纹波由两部分叠加：

第一部分：容性纹波。 就是上面讲的 ΔV = ΔQ/C，这是纹波电流对电容充放电引起的。波形比较光滑，是三角波的形状。增大 C 可以直接减小这部分。

第二部分：ESR 引起的纹波。 纹波电流流过电容的等效串联电阻 ESR 时，会产生一个电压降 ΔV_ESR = ΔI_L × ESR。这部分纹波和容值无关，只和 ESR 有关。波形比较”尖锐”，是方波或梯形波的形状。

在很多实际设计中，ESR 引起的纹波反而是主要成分。这就是为什么开关电源设计中不只是追求”电容越大越好”，还要追求”ESR 越低越好”。陶瓷电容的 ESR 极低（几毫欧到几十毫欧），所以现代开关电源设计越来越多地使用 MLCC 而不是铝电解电容。

还有一个第三部分，容易被忽略：ESL 引起的尖刺。电容的寄生电感在电流快速变化的瞬间（开关管导通/关断的边沿）会产生 ΔV_ESL = ESL × (dI/dt)，表现为输出电压上叠加的高频尖刺（spike）。这部分增大容值也没用，必须靠降低 ESL（选小封装的陶瓷电容、多颗并联）来解决。

所以完整的纹波公式是

V_ripple ≈ ΔI_L × ESR + ΔQ/C + ESL × (dI/dt)

增大 C 只能减小中间那一项。如果你发现增大电容后纹波改善不明显，大概率是 ESR 或 ESL 那两项才是瓶颈。

那是不是电容越大越好？

不是。除了成本和体积的考虑，还有一个重要的工程问题：DC-DC 开关电源的控制环路稳定性。输出电容是控制环路的一部分，它的容值和 ESR 会影响环路的增益和相位。电容太大可能导致环路带宽降低，瞬态响应变慢——也就是说虽然稳态纹波小了，但负载突变时电压恢复的时间反而变长了。有些控制器甚至需要一定的 ESR 来提供相位补偿，这时候用 ESR 极低的纯陶瓷电容反而可能让环路不稳定。

所以实际设计中，输出电容的选择是在纹波、瞬态响应、环路稳定性、成本和体积之间做平衡，不是简单的”越大越好”。数据手册通常会给出推荐的容值范围和 ESR 范围，按照推荐来是最稳妥的起点。